High-level specification and efficient implementation of pipelined circuits

M. C. Marinescu, M. Rinard

Producción científica: Capítulo del libroContribución a congreso/conferenciarevisión exhaustiva

5 Citas (Scopus)

Resumen

This paper describes a novel approach to high-level synthesis of complex pipelined circuits, including pipelined circuits with feedback. This approach combines a high-level, modular specification language with an efficient implementation. In our system, the designer specifies the circuit as a set of independent modules connected by conceptually unbounded queues. Our synthesis algorithm automatically transforms this modular, asynchronous specification into a tightly coupled, fully synchronous implementation in synthesizable Verilog.

Idioma originalInglés
Título de la publicación alojadaProceedings of the ASP-DAC 2001
Subtítulo de la publicación alojadaAsia and South Pacific Design Automation Conference 2001
EditorialInstitute of Electrical and Electronics Engineers Inc.
Páginas655-661
Número de páginas7
ISBN (versión digital)0780366336
DOI
EstadoPublicada - 2001
Publicado de forma externa
EventoAsia and South Pacific Design Automation Conference 2001, ASP-DAC 2001 - Yokohama, Japón
Duración: 30 ene 20012 feb 2001

Serie de la publicación

NombreProceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC
Volumen2001-January

Conferencia

ConferenciaAsia and South Pacific Design Automation Conference 2001, ASP-DAC 2001
País/TerritorioJapón
CiudadYokohama
Período30/01/012/02/01

Huella

Profundice en los temas de investigación de 'High-level specification and efficient implementation of pipelined circuits'. En conjunto forman una huella única.

Citar esto